PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-156383

(43) Date of publication of application: 06.06.2000

(51)Int.CI.

H01L 21/336 H01L 29/78

(21)Application number: 11-318931

(71)Applicant: INTERNATL RECTIFIER CORP

(22)Date of filing:

09.11.1999

(72)Inventor: HERMAN THOMAS

(30)Priority

Priority number : 98 107700

Priority date: 09.11.1998


Priority country: US


(54) LOW VOLTAGE MOSFET AND ITS MANUFACTURE AND ITS CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To minimize a coefficient of merit by forming a plurality of gate stripes by covering gate oxide stripes with conductive polysilicon stripes having a specified range of widths and spaces and overlying adjacent invertable channel regions and the space between respective base diffusions by the gate stripes.

SOLUTION: A junction adhesion layer 52 is formed epitaxially on a substrate 51 and a field oxide layer is formed on the layer 52. Thereafter, the field oxide layer is selectively etched and stripes of a gate oxide layer 60 are formed. The gate oxide stripes 60 are covered with stripes of a conductive polysilicon layer 61 having a width in the range of about 3.2 to 3.5 µm and a space in the range of about 1.0 µm and a plurality of gate stripes are formed. The gate stripes overlie adjacent invertable channel regions 82 and the space between their respective base diffusions.





LEGAL STATUS

.[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(11)特許出額公員爭身。 特期2000-156383 (P2000-156383A)

平成12年6月6日(2000.6.6)

(51) Int.CL

P I

9-70-1*(##)

HOIL 21/336

29/78

HOIL 29/78

658D

652M

容整體液 未開成 静泉項の数19 OL 外国部出版 (全 25 耳)

神殿平11-318931

(22)出籍日

平成11年11月9日(1999.11.9)

(31)優先権主張番号 60/107, 700

(82)任先日

平成10年11月9日(1998.11.9)

(33) 優先權主張国

米国 (US)

(71) 出版人。591074389

インターナショナル・レクチファイヤー・

コーポレーション

INTERNATIONAL RECTI

FIER CORPORATION

アメリカ合衆国90345カリフォルニア州

エル・セグンド、カンザス・ストリート

233#

(72) 発明者 トーマス ハーマン

アメリカ合衆国 90288 カリフェルニア

州 マンハッタン ピーチ バーム アヴ

x=1 3118

(74) 代理人 100077481


弁理士:谷 義一 (外2名)

低電圧MOSFBT及びその製造方法並びにその回路

(57) [要的]

【課題】 低電圧MO SFET を提供する。

【解決手段】 パワーMOSFETタイは、最小化され たメリット係数を有するとともに、プレーナ・ストライ ブMO SFET ジオメトリを有する。 パラレル拡散ベー ス (または、チャネル) が平行ポリシリコン・ストライ プを介して不評物を主人、拡散りすることにより形成さ れる。ポリッリコン・ライン値は約3/ 20 mないし 3. 4 μ mの範囲にあるが、3. 4 μ mが好ましい。ポ リライン間隔は約10mないしちずmの範囲にあるが、 1. 5 μ mが好ましい。蚊散されたペースは約0. 8 μ mを超える距離だけ難してある。第 1 ベースストライ プレソースストライプ、第1高速度ペースストライプ (第1ペースストライブより高速度である) は、ポリシ リコン・ストライプをマスクに心で形成する。始縁側壁 は、ソースコンタクトのコンタクトエッチを画成するた。 めに用いられる。上述のデザインジオメトリは、ホワー ド制御MOSFETと、バックコンバータ回路の同期整 流用MOSFET用に用いられる。



【特許請求の範囲】

[詩求項 1] 最小化されたメリット保牧を有するMO 8 ゲート半路休装置において。

磁体を有するとともに、一方の基電型を有する上部接合 密巻層を有する単結晶シリコンダイと、

村紀接合密書屋の上面に内O・Bumを超える距離だけ 間隔をおいて平行に形成した他方の導電型の複数の細長 いペース・ストライフ拡散と、

該組長いペース・ストライフ拡散の側壁に3名ってぞれぞれ反転デャネル領域を画成するため、村記組長いペース・ストライフ拡散と同一の広がりをもたせた前記・方の 導電型の損数の組長いソース拡散と、

個が内3、2mmないU3(3pmの範囲にあり、間隔が内3、2pmないU3(3pmの範囲にある基準住が リシリコン・ストライプで覆ったゲード酸化ストライプ を确えた根数のゲート・ストライプであって、関リ合う 反転チャネル傾倒とうしをオーバライするとともに、個 そのペース拡散間のスペースをオーバライする複数のゲート・ストライプと

を備えたことを特徴とするMO Sゲート半導体デバイ

【請求項2】 請求項:において、村記ポリシリコジ・スドライブは、個が約3 ・1 いかであり、間隔が約1.5 いかであることを特数とするMOSゲート半導体装置

【諸求項3】。諸求項1において、

付記ペース拡散は深さがわ、1、25pmでありに 付記ソース拡散は深さがわ、0、4pmであることを持っ 数とするMOSゲード半導体装置。

【請求項4】 請求項2において、

前記ペース拡散は、深さが内。 1、25 pmであり、 前記ソース拡散は、深さが内。 0、4 pmであることを 特徴とするMOSゲート半体体装置。

[請求項5] 請求項1において、対記他の基礎型を有する複数の第2ペース拡散であって、対記ペース拡散にそれぞれその中心を有し、濃度が対記ペース拡散よりも おく、機方向広がりを対記ポリシリコシ・スドライブの 間隔で画成した第2ペース拡散をさらに含むことを特数とするMOSゲート半導体装置。

[請求項6] 請求項2において、他の選集型を有する 複数の第2ペース拡散であって、対記ペース拡散にそれ。 それその中心を有し、遺唐が対記ペース拡散より高く、 傾方向広がりを対記ポリシリコン・ストライプの間隔で 画成した第2ペース拡散をさらに含むことを特徴とする MOSゲート半導体装置。

(請求項7) 請求項3において、前記他の基準型を有する複数の第2ペース拡散であって、前記ペース拡散にそれぞれその中心を有し、漁産が前記ペース拡散より高く、損力向広がりを前記ポリシリコン・ストライブの間隔で画成した第2ペース拡散をさらに含むことを特徴と

するMOBゲート半導体装置。

【結束項目】 最小化されたメリット係数を有するMO 8ケート単導体装置において、

基体を有するとともに、一方の基理型を有する上部接合 密着層を有する単結晶シリコンダイと、

村記接合容書層の上面に間隔をおいて平行に形成した他方の基電型の損数の細長いベース・ストライプ拡散と、該細長いベース・ストライプ拡散の側壁に沿ってそれぞれ反転チャネル積減を画成するため、村記細長いベース・ストライプ拡散と同一の広がりをもたせた村記一方の基電型の損数の細長いソース拡散と、

選電性ポリシリコン・ストライプで覆ったゲート酸化ストライプを備えた複数のゲート・ストライプであって、 関リ合う反転チャネル積塩とうしをオーバライするとと もに、個々のペース拡散間のスペースをオーバライする。 複数のゲード・ストライプと

村記他の基準型を有する複数の第2ペース拡散であって、村記ペース拡散にそれぞれその中心を有し、過度が 村記ペース拡散よりも高く、機方向広がりを付記ポリシー リコン・ストライブの間隔で画成した第2ペース拡散と を備えたことを特数とするMOSゲード半導体デバイ

【諸式項音】 MO Sケードデバイスの製造方法におい て

一方の導電型のシリコン表面上にゲート酸化層を形成す。 るステップと:

付記ポリシリコン屋をエッチングするとともに、村記ツート酸化屋をエッチングして、村記ツート酸化屋を対記。ポリシリゴン屋とを所定間隔のストライプにするステップと、

得られたポリシリコン・ストライプをマスクとして用いて、他方の選電型の推致の第1ペース拡散ストライプを 注入し、拡散させ、前記シリコン表面にするステップ

対記ポリシリコンのストライプをマスクとして用いて、 複数のソース拡散を注入し拡散して前記第1ペース拡散 ストライプとするとともに、前記第1ペース拡散ストラ イプの外側エッジに含って反転チャネル領域を残ずステ ップと

対記ポリシリコン・ストライプをマスクとして用いて: 第3拡散ストライプを対記シリコン表面に、深さか対記 第1拡散のそれとほぼ等しく、幅が対記ポリシリコシ・ ストライプの隣り合う対向面の間隔に実質的に等しくな るまで、拡散するステップとを備えたことを特徴とする 製造方法。

【請求項1・0】 請求項目において、前記ポリシリコン・ストライプは、幅が約3: 12mであり、間隔が約1: 25mmであることを検数とするMOSグートデバ

イスの製造方法。

【精巣項11】 諸東項9において。

が記算する一ス拡散は、変さが的で、4 umであり、

前記第2ペース拡散は、深さが約1: 25 μ.mである。

ことを特徴とするMO Sゲートデバイスの製造方法。

【請求項1:2】、請求項1:0において、

前記第1ペース拡散は、深さが約Di 4 jimであり、

付記第23-ス拡散は、深きが約1.B5kmであるこ とを特徴とするMOSケートデバイスの製造方法。

【請求項13】 請求項質において、

前記ポリシリコン・ストライプの前記エッジ上に絶縁ス

ペーサ層を形成するステップと、

前記ソース領域の中心部を介して浅い開口部をエッチン

かして、前記第1ペース拡散にするステップと。

その後、前記ソース領域と、前記第1および第2ペース 試散とをコンタクトするため、前記デバイスの上面に文

拡散とをコンタクトするだめ、前記デバイスの上面にメ タル母を形成するステップと、をさらに含むことを特数

とするMOSゲートデバイスの製造方法。

【請求項 1:4】 請求項 1:2 において、 対記ポリシリコン・ストライズのエッジ上に格様スペ

サ層を形成するステップと、

前記ソース領域の中心部を介して浅い閉口部をエッチン

グして、前記第1ペース拡散にするステップと、

その後、村記ソース領域と、村記第1および第2ペース 拡散とをコンタクトするだめ、村記デバイスの上面にメ タル母を形成するステップとをさらに含むことを特徴と

するMOSゲートデバイスの製造方法。

(請求項付5) DC電源に直列に接続した高周波制御 MOSFEでを含むDC-DCコンパータ回路であっ

₹.

イッダクタと、D C出力端子と。該インダクタおよび該 D C出力端子と閉回路になるように接続した同期整流用

MOSFETを備え、

付記者制御MOSFETと同期整流用MOSFETは 同一のフレーナ平行ストライプ・ドボロジーにより形成。

されるが、ダイ領域が異なり、

前記司期整流用領域MOSFETは、ダイ領域が前記制 御MOSFETのそれより大きいことを特徴とする回

P

【請求項(6) 請求項(Sにおいて、前記分制御MO SFETと同期整流用MOSFETにおける前記等価ト

ポロジーは、各タイに対して、

基体を有するとともに、一方の導電型を有する上部接合

密名層を有する単語品シリコンダイと、

前記接合審基層の上面に的で、Bumを超える距離だけ 間隔をおいて平行に形成した他方の基電型の複数の細長

いペース・ストライプ拡散と、

該細長いペース・ストライブ拡散の側盤に沿ってそれぞ ・1.反転チャネル領域を画成するため、前記細長いベース

・ストライプ拡散と同一の広がりをもだせた対配一方の

選電型の複数の細長いツース拡散と:

幅が対す。20mないしる。50mの範囲にあり、間隔が対す。00mないしる。50mの範囲にある降電性ボリシリコン・ストライブで覆ったゲート酸化ストライブを備えた損数のゲート・ストライブであって、降り合う。反転チャネル傾倒とうしをオーバライするとともに、個

反転手ャネル領域とうじをオーバライするとともに、他 々のベース拡散間のスペースをオーバライする複数のゲート・ストライプとを備えたことを特徴とする回路。

(研究項157) 研究項15において、前記ポリシリコン・ストライブは、幅が約3、1,2mであり、間隔が約3、1,2mであり、間隔が約1、1,25pmであることを持数と変う回路。

【請求項18】 請求項17において、

前記ペース拡散は、深さが約11.02.50 mであり、

前記ソース拡散は、深さがわり、4 v mであることを特

数とする回路.

【請求項19】 請求項15において、前記他方の基理型を有する相数の第2ペース拡散であって、前記各ペース拡散にそれぞれ中心があり、前記ペース拡散より造成が高く深さが深く、個方向広がりが前記ポリシリコン・ストライプの間隔により画成した第2ペース拡散をさらに含むことを特徴とする回路。

【発明の詳細な説明】

【0001】関連出際

本題は、1998年11月9日出版の米国仮出版50/

107,700号の特典を受けている。

[0002] 本間に関連するものとしては、出題の8/946, 984号(1987年10月8日出版、発明の名称: PROCESS FOR MANUFACTURE OF P CHANNEL MOSGATED DEVICE WITH BASE IMPLANT THROUGH CONTACT WINDOW (18-1212)) と、出版の8/956, 062号(1997年10月22日出版、発明の名称: ZERO ALIGHMENTCE LL PROCESS (20 MILLION/N 2) (GEN VI) (18-1232)) と、米国特許5、795、793号(1988年8月1日日付与、発明の名称: MEW REDUCED MMSK COUNT PROCESS (GEN 6-N CHANNEL) (18-1113)) と、出版の9/03

8, 453号(1998年3月11日出順、発明の名 Ar: MOS FET FOR YERY LOW YOUTAGE D-CTO D-C*CONVER

TERS (LR-1455)) とかあり、これらは本願出願人が所有 している。

(0003)

【発明の原する技術分野】本発明は、MOSゲートデバイスに関するものであり、特に、最小メリット係数と、MOSゲートデバイスの新規の製造工程と、MOSゲートデバイスの新規の応用回路とを有するMOSゲートデバイスに関するものである。

[0004]

【従来の技術】低極圧パワーMO.Sゲードデバイス、特に、パワーMO.SF.ETは、周知のものであり、普通、ブルーナまたはドレンチ・トポロジーで作成されるものである。このドレンチ・トポロジーはDC-DCコンパ

ータのような高周波でのスイッチシグロスが可能な限り 少ない低電圧デバイスに用いられている。このDC-D グロンバータは電池を電源とするボータブル電子装置用 のものである。このスイッチングロスを超過ずることに より、ラップトップ・コンピュータのようなボータブル 機器の電池寿命を延ばすことができる。

【0005】スイッチングロスは、一部は、MOSFETのメリッド保験(figure of mer it)により決定される。メリッド保験はONIS抗(on-resistance)RDSON とそのゲードチャージ Qgとの様である。高周遺作電圧MOSFETの場合には、メリット保験が最小であるのが望ましい。トレンチデバイスはごれまでこのようなアフリケーションでは有用であった。というのは、本来、Ggは、プレナーデザインの Qg より小さいと信じられていた。

【0006】間隔をおいた関タ角形セルを有するフレナ -・・テクノロジーのMOSFETは、周知のものであ り、何えば、特許5,008,725号に記載され、そ の図1.2に図示されている。これらのデバイスは、O.N. 抵抗が等価(equivalent)トレンチデザインより比較的 ういさいこしかし、多角形デザインのジオメトリで通常 は、六角形または四角形のベースセル)であるため、ボ リシリコン・ゲードは、六角形セルドボロジーの場合 は、図12に示す領域30のような領域上に延在させて ある。領域30は反転チャネル幅には寄与していない。 具体的には、図1.2に示すポリシリコン・ウェブ3.1 は、拡散ペースまたはチャネルを画成するために用いら わる832; 33; 34, 35 (図 12 E破線で示して) ある) を有する。閉口部35のような容開口部は、低電 圧デザインでは、使用的に、5. 8pmであった。ポリ シリコン・ウェブ31はこれら領域30上にオーバライ (over lie) されている。ポリシリコン31は不活性で あり、ポリシリコン・ゲートードレイン・キャバシタン スと従ってCogle大いに寄与している。

【00071 ブレーナデザインは間隔をおいた細長いペース・ストライプを用いたストライプ・トポロジーも使用している。 にわらのデザインは、セルラーデザインよりも、Qmが低く、通常、Q NJS抗が高い、メリット係数はプレナー・ストライプ・デザインより小さくないと、後しられている。

【0008】プレナー・ストライプ・ドボロジーは、メリット保教: すなわち: Gi と RDSONの積を減少させることができる低電圧パワー MO Bゲート・デバイスに用いるのが望ましい。

(0009)

(課題を解決するための手度) 本発明によれば、ドレイン・ソース間極圧規格により、ポリシリコン・ライン間 限がわ1。5 pm ないしわ2、5 pm 未満であり、ポリンリコン・ライン個がわ2、5 ないしわ8。 O pm である、平行ペース・ストライブを採用したドポロジーであ

ることが分かる。3 OVのデバイスの場合は、ポリシリコン・ライン値が3、2 pmないしる。5 pmとなるが、3 4 pmであるのが好ましい。ベース間間隔がわら、8 pm以上である場合には、メリット係数が最小になる。

[0010]ポリシリコン・ライン間隔を挟める程、単位領域当たりのチャネル幅が広くなり。Qgが増加する。 以上に、比例して、Rosouが減少し、メリッド係数は、 ポリライン間隔が約1.5 mのとき、実質的に最小に なる。

(00111) 当該新規のジオメトリで得られるメリット ・係数は、トレシチ・テクノロジーか、間多角形セルテク ・メロジーのうちのいずれかを採用したダイ傾域により得 られたメリット係数より小さい。

(OD 12] さらに、本語発明によれば、ROSONが極端 に小さく、アバランシェーエネルギーが極端に大きいデ バイスが得られる。

【①① 13】 本発明の他の機構によれば、規則的に連続する3つの領域を形成するためのマスクを画成するため、ポリシリコン・ストライプを採用している。これら3つの領域のうち、第1領域はペース(または、チャネル)放散であり、第2領域はソース拡散である。第3領域は第1ペースにアンダライ(underite)した高速度ペース領域であり、第1ペースおよびソースにより形成された反転(invertible)チャネルを侵入していない。第3領域はポリシリコン窓を介した注入を行い、その後、アニールして形成される。

【DO 14】本発明は、制御MOSFETと、同期整流 用MOSFETを用いたDC-DCコンパータ回路に適 用できる。これらのMOSFETは共仁本発明の処理に より製造されるが、ダイ領域のみが異なる。

[0015]

【発明の実施の形態】図1を説明する。図1は典型的な。 ダイ40を示す。このダイ40は、本発明により処理し て、MOSゲートデバイス、例えば、パワーMOSEE 工を作成することができる。本発明は全ての電圧範囲に 適用できるが、プレークダウン電圧が約60以来港であ るデバイスには特に有用である。タイ40は上部ソース コンタクトを有することができ、ポリシリコン・ゲー トに接続するためのゲートパッド・4.1 を有することがで、 き。下部ドレイン・コンタクトを有することができる。 シリコンウエハからダイが作成されるが、 このダイは1 つのシリコンウエハ上で同時に処理されたものであり、 処理工程の最後で分離されたものである。ダイ、チッ ブ、ウェバという用語は同義に使用していることが多 い。タイ4 Oは、そのサイスを最大、内 T O 2mil× 1 5/7m11とすることができ、典型的なSO8パッケージ にマウントすることができる。勿論、他のパケージを用 いることもできる。

【ロロ16】 本発明のデバイスを作成するために用いた

第1の処理工程では、適正なウエハ50が選択される。
ウエハ50は、図2に示すように、高路電N・2を体51を有する。この高路電N・2を体51は375 μmとすることができる。(この処理工程の最後では、約200 μmになる。)ウエハ50はエピタキシャル成長させた接合審局52を有する。フレークダウン電圧をわるのVとした場合、接合審金局52の厚みが均5 μm となり、抵抗率が約0、1810mとなり、N-層と考えることができる。

【0019】そして、当該ダイの活性領域を開けるため、フィールド酸化層53が選択的にエッチングされる。図3および図4に示すように、ゲード酸化層50を接合審差層52上に厚き的300本だけ成長させる。そして、このゲート酸化層50上に、英母性ポリシリコン層51を厚さ的0~25mmだけ成長させる。このポリシリコン層61上に、酸化層200が成長されるか、デポリットされる。そして、ポリシリコン層51と、ゲート酸化層50と、酸化層200をエッチングして、図3に示すよう次個長い平行スドライブを形成する。

[0019] 本発明によれば、オリシリコン・ストライ・プラ1の個(オリライン個)は、30Vテバイスの場合。 は、2、5.mないしら、0 いmであるのが好ましい。 大っ直ぐ組長い平行ストライブの間隔は、1 いmないじ 4 いmであるが、1、5 いmであるのが好ましい。

「OO20] ボリシリコン層6 1のエッチング中に、使用されるマスクにより、図5に示す端子ブイールドブレートででを画成することができる。端子ブイールドブレートでのは長さが約15μmであり、EQRリングフ2の端と関合う端の間には、5μmないし8μmのギャップがある。その一部を図5に示す。

【002.1】その後、個長いチャネルとソース拡散80 および8:1を個々に画成するため、図6に示すように、 酸化スドリップ200とボリシリコン・ストライプ6:1 を用いて、適正なフォドリングラブィ工程を行う。具体的には、チャネル領域は0を作成するため、ボロン注入を8:5613のドーズで、80kVで行う。そして、この注入を1:125℃、80分間、安東ガス中で行い。チャネル注入80を約1:25μmの深さまで行う。 重要なことであるが、これらチャネル80の間には、図6

に示すように、その幅が約0、8 mm以上の共通伝導領 域がある。

[0022] ぞして、N+ソース領域の1が、8615 のドーズで、120kVで、ビ索注入を用いて形成され、 る。そして、このソース領域のこの注入を、975℃ で、90分間、深さ約0、40mまで行い、ベース60 内に反転チャネル82を形成する。

【0023】その後、図7に示すように、本発明の個々の機械により、チャネル80とジース領域8.1をそれぞれ画域したのと同一の窓を通して、P1領域8.5が注入。される。高ドープ領域8.5によりチャネル領域8.2が侵入されないように、それらの領域は、28.15のドーズで、1.50ドンで、ボロン注入により形成され、その後、30分間、975でで、アニールが行なわれる。P1領域8.5により、デバイスのラギドネス(rusgednes)は増加するが、ベース80のRb は過少する。

[0024] その後、同時係属出頭08/956,06 2号(JR-1232)に記載された処理により、ソース・ア ルミニウム・コンタクト90 (図8) が、ツースとチャ ネル領域が接続される。ことして、ポリシリコン・ストラ イブ6 1をソース・コンタクト9 0から絶縁するため、 図.8に示すように、始縁層の5をボリシリコン・ストラ イブ51上に形成する。この絶縁層95は例えば低温酸 化よりなり、個壁スペーサ9.6を有する。絶縁層9.5の 厚みは約0. 5 p mないし0. 7 p mである。そして、 各ソース領域81の中心部と、該中心部を通して、該中 の心部に治って、エッチングを行い、浅いトレンチ99を エッチングし、チャネル領域 B D をアンダライ(under I) (e) する。アルミニゥム・ソース暦90とのコンタクド を改善するため、これらのトレンチは側壁スペーサ間の 間隔より狭くして、シリコン表面の短いプレーナレッジ (ledge) を刺き出しにするのが好ましい。

【00.25】 ぞして、ケートパッド・41を規制しエッチングするとともに、必要に応じて、端子を規制しエッチングするため、コンタクト90は図示しない発揮コーティングを受け取り、パターン化することができる。

【のうとも】そして、ドレイン・コンタクドとしてアクトさせるため、下部メタル29を当該チップの底面に設ける。

[00 2.7] 図9および図1 Oは本発明で採用したデザイントレードオフを示す。ここでは、本発明のストライブ・トポロジーと周辺のセルラー・トポロジーとを比較する。図9を説明する。当然のことであるが、所定領域のチップの合計のチャネル幅は、ポリライン間隔が近少する程。広くなる。チャネル幅は広い程望ましい。というのは、チャネル幅は当該チバイスのON抵抗を近少させるからである。図12に示す従来の六角形セルデバイスでは、低電圧デバイス用に、5。8 μ mライン間隔が使用されている。その結果、largerチャネル幅は同様の間隔を有するストライプ・ジオメトリより広くなる。こ

のことを図9に示す。図10は、Qgの点で、ストライナ・ジオメトリがセルラーより優れている点を示す。しかし、Qgの差は、広いポリライン間隔で最小になる。 【0028】当然のことであるが、ストライブ・ジオメトリによれば、約1枚いじ4 umの領域、特に、1、5 umの領域におけるポリライン間隔に対して、単位領域当たりのチャネル幅が広くなる。強くべきことに、Rusokは増加しない。

【0029】従って、本発明によれば、当然のことであるが、1 ないし4 p mのポリライン間隔で、3、2 ないし3、4 p mのポリライン帽を選択した場合には、最小のメリット係数が得られる。

[0030] 図11は本発明に係るパワーMOSFET を採用した回路を示す。図110回路はDC-DCパッ クコンバータ (buok converter) 回路であり、入力DO♡ 端子1 10を備えている。このDC-DCバックコンパ - 夕回路は高周波制御MOSFET 111のソースに接っ 統した公称14Vの電池でも良い。このMOSFET 1 1.1はDC出力端子に接続したインダクタ11.2に直列 に接続されている。この出力端子からは例えば 1、5V に安定化させることができる。非同期整流用MOSFE T:113を介して、MOSFET:111とインタクタ1 12のノードがグランドに接続してある。入力電池のエ - シング、温度変動、電荷の状態等に起因して入力DC 電圧が変動したとしても、望ましい出力OC電圧を生成 するため、適正な制御I C (Integrated circuit) 1 1 4は、MO SF ET 111および113を適正かつ周知 のシーケンスでターンオンまたはターンオフ させるため のゲート信号を生成するようにプログラムされている。 【DO31】がっては、MOSFET111はスイッチ ング技が最小のものが選択され、同期整流用MO SFE Tは伝導技(すなわち、低ROSON)が小さいものが選択。 された、よって、これらMOSFETは、例えば、MO SFET 1 11 ではトレンチ テクノロジー、MOSF ET113ではプレナー・セルラー・テクノロジーとい うように、製造技術が異なっていた。本発明の重要な特 数によれば、MOSFET111および113は、共 に、図1および8のデバイスに対して示したブレナー・ ストライプ・テクノロジーを採用している。ダイに関し ではサイスのみが異なることになる。 よって、MOS F ETT 1 11 は電流要件がMO.S.F.ET 1 1 3より低く 例えば、56mil×140milのダイサイスが必要になっ 3. MOSFET 1 13 4 9 7 7 7 7 10 2 mil x 1 5.7miliこすることができる。両久イは個別にSOB型 パッケージにパケージングされるが、 必要に応じて、コ パック (oopack) される。

【〇〇32】以上、本発明の具体例を説明したが、その他の修正および変更が可能なことは、当業者にとって当然のことである。本発明は、具体例に限定されものではなく、詩求の範囲のみにより限定される。

【図面の簡単な説明】

【図11】本発明の構成を含むことができるダイの上面を 示す上面図である。

【図2】当該テバイスの第1製造工程において、図1に 円形。で示す領域における端子領域を示す断面図である。

【図3】図(に円形"B"で示す活性領域ボーション内の ボリシリコシゲートのストライブバターンを示す。

【図4】ポリシリコン・ゲート・ストライプを形成した 後の、図 9における4~4執断面図である。

【図5】ポリシリコンをチポジジョンじで端子フィールドプレードを形成した後の、図2の端子領域を示す図である。

【図6】図4においてチャネル拡散およびソース領域拡 散を行った後の構造を示す断面図である。

【図7】図6において高温度ペース領域の注入を行った。 後の構造を示す断面図である。

【図8】図すにおいてソース電極およびドレイン電極を 形成した後の構造を示す断面図である。

【図9】チャネル偏変化(ON抵抗の逆数)をポリシリコン・ライン間隔の関数として示す図である。

【図 10】ゲート/ドレイン傾域したがってQcをポリ シリコン・ライン間隔の関数として示す図である。

【図1:1】本発明に係るパワーMOSF ETを用いたD-の一口のコンパータを示す回路図である。

【図12】 多角形セル・ドボロジーを有するMO S.F.E.T の従来制におけるホリシリコンのレイアウトを示す図である。

【符号の説明】

40 01

41 グートバッド

50 DIA

51 N·拉体

52 接合密基层

53 フィールド酸化層

5.5 P+拡散領域

60 ゲート酸化層


51 ポリシリコン・ストライブ


プロ・婦子フィールトプレート


80 チャネル


81 パリース領域


200 酸化層











LOW VOLTAGE MOSPET AND PROCESS FOR ITS MANUFACTURE AND CIRCUIT APPLICATION

2. Claims

A MOSgated aemiconductor device having a minimized.
 figure of ment; said device comprising;

a die of monocrystaline elilcon having a body region and an upper function receiving layer of one conductivity type:

a plurality of clongated spaced and parallel base stripe diffusions of the other conductivity type formed in the upper surface of said junction receiving layer and a plurality of clongated source diffusions of the one conductivity type in and extending coextensively with said base stripe diffusions to define invertible channel regions along the sides of each of said clongated base stripe diffusions.

a plurality of gate stripes each comprising gate oxide stripes covered by conductive polyallicon surpes; said plurality of gate stripes overlying respective spaced pairs of adjacent invertable channel regions and the space between their respective base diffusions; said polyallicon stripes each naving a width in the range of about 3.2 microus to 3.5 indexons and a spacing in the range of about 1.0 to 4.0 microus.

adjecent ones of said base diffusions being spaced apart by greater then about 0.8 micron.

- 2. The device of claim 1 wherein said polysilicon stripes have a width of about 3.1 microns and a specing of about 1.5 microns.
- The device of claim 1 wherein said base diffusion have a depth of about 1.25 microns and said source diffusions have a depth of about 0.4 microns.
- 4. The device of claim 2 wherein said base diffusion have a depth of about 1.25 microns and said source diffusions have a depth of about 0.4 microns.

- 5. The device of claim 1 which further includes a plurality of second base diffusions of the other conductivity type which are centered on respective ones of said base diffusions and which have a higher concentration then that of said base diffusions and which have a lateral extent defined by the specing of said polysilicon stripes.
- 6. The device of claim 2 which further includes a plurality of second base diffusions of the other conductivity type which are contered on respective ones of said base diffusions and which have a higher concentration then that of said base diffusions and which have a lateral extent defined by the spacing of said polysilicon stripes.
- 7. The device of claim 3 which further includes a plurality of second base diffusions of the other conductivity type which are centered on respective ones of said base diffusions and which have a higher concentration then that of said base diffusions and which have a lateral extent defined by the spacing of said polysilicon stripes.
- 8. A MOSgated semiconductor device having a minimized figure of merit; said device comprising:

a die of monocrystaline silicon having a body region and an

upper junction receiving layer of one conductivity type;

a plurality of clongated spaced and parallel base at the diffusions of the other conductivity type formed in the upper surface of said junction receiving layer and a plurality of clongated source diffusions of the one conductivity type in and extending coextensively with said base stripe diffusions to define inventible channel regions along the sides of each of said clongated base stripe diffusions;

a plurality of gate stripes each comprising gate oxide stripes covered by conductive polysilicon stripes; said plurality of gate stripes overlying respective spaced pairs of adjacent invertable channel regions.

and the space between their respective base diffusions;

a plurality of second base diffusions of the other conductivity type which are centered on respective ones of said base diffusions and which have a higher concentration then that of said base diffusions and which have a lateral extent defined by the spacing of said polysilicon surpes.

- 9. The process of manufacture of a MOSgated device comprising the steps of forming a gate oxide layer alon a silicon surface of one conductivity type; forming a layer of polysiticon stop said gate oxide layer; etching said polysiticon layer and the said underlying gate oxide layer into a plurality of spaced stripes of oxide and polysiticon overlying said oxide; implanting and diffusing a plurality of spaced first base diffusion stripes of the other conductivity type into said allicon surface, using said stripes of polysiticon as a mask; implanting and diffusing a plurality of source diffusion as a mask; and leaving invertible channel regions along the outer edges of said first base diffusion stripes; diffusing third base diffusion stripes, into said silicon surface, using said stripes of polysiticon as a mask; no said silicon surface, using said stripes of polysiticon stripes; into said silicon surface, using said stripes of polysiticon as a mask; to a depth about equal to that of said first diffusions and a width substantially equal to the space between the opposite edges of adjacent pairs of said polysiticon stripes.
- 10. The process of claim 9, wherein said polysilleon stripes have a width of about 3.1 microns and a spacing of about 1.25 microns.
- 11. The process of claim 9 wherein said first base diffusions have a depth of about 0.4 microns and said second base diffusions have a depth of about 1.25 microns.
- 12. The process of claim 10 wherein said first base diffusions have a depth of about 0.4 microns and said second base diffusions have a depth of about 1.25 microns.
- 13. The process of claim 9 which further includes the formation of insulation spacer layers over the type and edges of said polysilleon stripes and the etching of shallow openings through central portions of said source regions and into said first base diffusions; and thereafter depositing a metal layer over the upper surface of said device to contact said source regions and said first and second base diffusions.
- 14. The process of claim 12 which further includes the formation of insulation spacer layers over the type and edges of said polysilicon stripes and the cithing of shallow openings through central partions of said source regions and into said first base diffusions; and thereafter depositing a metal layer over the upper surface of said devices to contact said source regions and said first and second base diffusions.

- 15. A d-c to d-c conventer circuit which includes a high frequency control MOSFET connected in series with a d-c source, an inductor and a d-c output and a synchronous rectifier MOSFET connected in closed circuit relation with said inductor and said d-c output, each of said control MOSFET and synchronous rectifier MOSFET being made with identical planar parallel stripe topologies but having different die areas; said synchronous rectifier area MOSFET baving a dis area which is greater than that of said control MOSFET.
- 16. The circult of claim 15 wherein said identical topologies for each of said control MOSPET and synchronous rectifier MOSPET computes, for each die:

a die of monocrystaline allicon having a body region and an upper junction receiving layer of one conductivity type;

a plurality of elongated spaced and parallel base stripe diffusions of the other conductivity type formed in the apper surface of said junction receiving layer and a plurality of elongated source diffusions of the one conductivity in and extending coextensively with said base stripe diffusions to define invertible charmel regions along the sides of each of said elongated base stripe diffusions;

a plurality of gate stripes each comprising gate oxide stripes covered by conductive polyalikou stripes; said plurality of gate stripes overlying respective spaced pairs of adjacent invertable channel regions and the space between their respective base diffusions; said polyalicon stripes each having a width in the range of about 3.2 microus to 3.5 microus and a spacing in the range of about 1.0 in 4.0 microus;

adjacent ones of sald base diffusions being spaced apart by greater then about 0.8 micron.

- 17. The riveut of claim 16, wherein said polysilicon stripes have a width of about 3.1 microns and a spacing of about 1.5 microns.
- 18. The circuit of claim 17, wherein said base diffusion have a depth of about 1.25 microns and said source diffusious have a depth of about 0.4 microns.
- 19. The circuit of claim 16 which further includes a plurality second base diffusions of the other conductivity type which are excitated on respective ones of said base diffusions and which have a higher concentration then that of said base diffusions and a depth which is greater than that of said base diffusions and which has a lateral extent defined by the spacing of said polysilicon stripes.

3. Detailed Description of the Invention

RELATED APPLICATIONS

This application claims the benefit of U.S. Provisional Application No. 60/107,700, filed November 9, 1998.

This application is related to application Serial No. 08/946,984 filed October 8, 1997 entitled PROCESS FOR MANUFACTURE OF P CHANNEL MOSGATED DEVICE WITH BASE IMPLANT THROUGH CONTACT WINDOW (IR-1212); application Serial No. 08/956,062 filed October 22, 1997 entitled ZLRO ALIGNMENT CELL PROCESS (20 MILLION/IN2) (GUN V1) (IR-1232); U.S. Patern No. 5,795,793 issued August 18, 1998 entitled NEW REDUCED MASK COUNT PROCESS (OEN. 6-N CHANNEL) (IR-1113); application Serial No. 09/038,453 filed March 11, 1998 entitled MOS FETs FOR VERY LOW VOLTAGE D-C TO D-C CONVERTERS (IR-1455); all of which are owned by the assignee of the present application.

BACKGROUND OF THE INVENTION

This invention relates to MOSgated power devices and more specifically relates to a covel MOSgated device having a minimum figure of merit, a novel process for its manufacture, and a novel circuit application of the device.

Low voltage power MOS gated devices, particularly power MOSFHTs, are well known and are commonly made with planar or trench topologies. The trench topologies have been used for very low voltage devices which are to have the lowest possible switching losses in high frequency applications such as in d-o to d-o conventers used for producing a regulated d-c voltage for portable electronic devices powered from a battery. By reducing switching loss, battery life can be extended for such partiables as lap top computers.

Switching loss is determined, in part, by the figure of merit of the MOSPET, which is the product of the on-resistance Roson and its gate charge Q_s. A minimum figure of merit is desired for high frequency, low voltage MOSPETs. Trench devices have been useful in these applications because it was believed that they had an inherently lower Q_s than that of planar designs.

Plant technology MOSFETs using spaced closed polygonal cells are well known, and are shown, for example, in pasent 5,008,725, and in Figure 12 herein. These devices have a relative lower on-resistance Rosen than equivalent transh designs, but, because of the geometry of the polygonal design (usually hexagonal or rectangular base cells) the polygillicon gate extends across sreas such as areas 30, shown in Figure 12 for a hexagonal cell topology, which do not contribute to invertible channel width. More specifically, Pigure 12 shows polysilicon web 31 containing windows 32, 33, 34 and 35 used to define diffused bases or channels, shown in dotted lines. The window openings such as opening 36 was conventionally 5.8 microns in low voltage designs. The

Planar designs have also used a stripe topology, using elongated, spaced base stripes. While these designs have a lower $Q_{\rm GD}$ than cellular designs, they usually have an increased on-resistance, and the figure of merit was not believed to be reduced by the planar stripe design.

polysilicon 31 overlies areas 30, which are mactive, contribute heavily

to the polyailicon gate to-drain capacitance, and thus to Q.

It would be desirable to use a planar stripe topology for a low voltage power MUS gated device in which the figure of merit, that is, the product of Q_G and R_{DSON} can be reduced.

BRIEF SUMMARY OF THE INVENTION

In accordance with the invention, it has been found that a topology, employing parallel base stripes with a polysilicon line spacing between Jess them about 1.5 microns to about 2.5 microns, with a polysilicon line width of about 2.6 to about 8.0 microns, depending on the drain to source voltage rating. For a 30 volt device, it would be from 3.2 to 3.5 microns, preferably 3.4 microns. A base to base spacing of about 0.8 microns or greater will produce a minimum figure of ment. It has been found that the increased channel width per unit area produced by the closer spacing of the polysilicon lines reduces Roson proportionally more than Q₄ increases, with a practical minimum figure of ment being reached at a polyline spacing of about 1.3 microns. The figure of ment obtained with this novel geometry is lower than that obtained with equivalent die areas employing either trench technology or closed polygonal call technology.

Further, the present invention produces a device having both an extremely low Rossa and an extremely high avalanche energy.

Another feature of the invention employs the polyalicon stripes to define a mask for the formation of three sequential regions, the first being a base (or channel) diffusion, the second being a source diffusion and the third being a higher concentration base region which underlies the first base and which does not invade the inventible channel formed by the first base and source. The third region is formed by an implant through the polyalicon window and a subsequent anneal.

A novel application of the invention is for det to de converter circults using a control MOSFET and a synchronous rectifier MOSFET. Both of these MOSFETs are made by the process of the invention and differ only in the area.

Referring first to Figure 1, there is shown a typical die 40 which can be processed in accordance with the invention to produce a MOSgated device, for example, a power MOSFET. While the invention is applicable to all voltage ranges, it is particularly useful for devices having a breakdown voltage less than about 60 volts. Die 40 may have top source contact, a gate pad 41 for connection to its polysilicon gate, and a bottom drain contact, as will be described. A silicon water is formed with identical die which are simultaneously processed in a silicon water and are separated at the end of the process. The terms die, chip and water are frequently interchanged. Die 40 may be as large as about 102 mils by 157 mils which is the largest size which can be mounted in a typical SO8 package. Of course any other package can be used.

The first step of the process used to make the device of the invention is the selection of a suitable water 50, shown to Figure 2 which has a highly conductive N⁻¹ body 51, which may be 375 inferous thick (ground down to about 200 interons at the end of the process) and which has an epitaxially formed junction receiving substrate 52. For a breakdown voltage of about 30 volts, the layer 52 will have a thickness of about 5 inferons and a resistivity of about 0.18. Z cm, which can be considered to be an N layer.

A 7500 Å thick field ordide layer 53 is first grown stop layer 52 and, in a first mask step, a window 54 is opened in the field oxide and a P' diffusion 55 is formed around the periphery of and under the gate bonding pad of the chip, which will serve as a field termination ring for the final device. This diffusion may be carried out with a boron implant at a dose of 1B14 and at an energy of 80kV, followed by a diffusion drive at 1050°C for 2 hours. This will produce the P' region 55 with a depth of about 15 micross.

The field oxide 53 is then selectively etched to open the active area of the die. As next shown in Figures 3 and 4, a gate codde layer 60 is grown over the surface of the layer 52 to a thickness of about 300 Å. A conductive polysilison layer 61 is then grown atop oxide layer 60 to a thickness of about 0.75 micron. An nodds layer 200 is also grown or deposited stop the polysilison layer 61. The polysilison layer 61, oxide layer 60 and oxide layer 200 my then etched into clongsted, parallel stripes as shown in Figure 3.

In accordance with the invention, the width of the polysilicon scripe 61 (the polyline width) is from 2.6 to 8.0 microns, professibly, 3,2 to 3.5 microns, and, for a 30 volt devise, is preferably, 3.4 microns, while the spacing between the parallel clongated and straight strips 61 is from 1 to 4 microns, preferably 1.5 microns.

During the etch of polyellican layer 61, the mask used permits the definition of the termination field plate 70 shown in Figure 5. The field plate 70 has a length of about 15 microns, and is spaced from the adjacent end of EQR ring 72 (partially shown in Figure 5) by a gap of 5 to 8 microns.

Thereafter, and as shown in Figure 6, a suitable photolithography step is carried out using oxide strips 200 and polysilican stripes 61 to define elongated channel and source diffusions 80 and 81 respectively. More specifically, to form channel region 80, a boron implant is used at a dose of 8.5E13 at 80 kV. This implant is then driven at 1125°C for 90 minutes in nitrogen gas, driving the channels 80 to a depth of about 1.25 microns. Significantly, the channels 80 me spaced by a common conduction region which is about 0.8 microns wide or greater as shown in Figure 6.

The N⁺ source regions 81 are then formed using an arsenic implant at a dose of 8E is at 120 kV. This implant is then driven at 975°C for 90 minutes, driving the source regions to a depth of about 0.4 microns, and forming invertible channel regions 82 within bases 80.

Thereafter, and as shown in Figure 7, and in accordance with a separate feature of the invertion, a P* region 85 is implanted through the same windows which defined the channel and source regions 80 and 81 respectively. To prevent the investion of channel region 82 by the heavily doped regions 85, the regions are formed by a horon implant at a dose of ZE15 at 150 kV followed by an armeal of 30 minutes at 975°C. The P* regions 85 increase the ruggedness of the device and reduce the R₂ of the bases 80.

Thereafter, the source aluminum contact 90 (Figure 8) is connected to the source and channel regions by the process described in corporating application Serial No. 08/956,062 (IR-1232). Thus, as shown in Figure 8, an insulation layer 95, consisting, for example of a low temperature oxide and baying side wall spacers 96 are formed over the polyalition stripes 61 to insulate them from the source contact 90. The layer 95 may have a thickness of about 0.6 to 0.7 microns. An etch operation is then carried out to etch shallow trenches 98 in and through and along the center of each source region 81 and into the anderlying channel region 80. The trenches are preferably narrower than the space between side wall spacers to expose a short planar ledge at the silicon surface to improve the contact to the aluminum source layer 90.

The contact 90 may then receive an insulation coating (not shown) and may be patterned to enable the ending and definition of the gate pad 41 and the termination as desired.

A bottom metal 99 is then applied to the bottom of the chip to act as the drain contect.

Figures 9 and 10 show the design trade-offs which are employed in the present invention, comparing the stripe topology of the present invention to known calbular topology. Referring to Figure 9, it can be seen that the total channel width of a chip of given area increases as the polyline spacing is decreased. A larger channel width is desired because it reduces the on-resistance of the device. In the prior art hexagonal cell device of Figure 12, a line spacing of 5.8 microns is used for lower voltage devices. As shown in Figure 9, this yields a larger channel width than a stripe geometry with similar spacing. Figure 10 shows the known advantage of the stripe geometry over the cellular in terms of Q_g. The difference in Q_g however, is minimized at larger polyline spacings.

It has been found that the stripe geometry will produce a larger channel width per unit area for polyline specings in the region between about 1 to 4 microns, particularly at about 1.5 microns, surprisingly with no increase of Rosow.

Thus, in accordance with the invention, it has been found that a minimum figure of merit is obtained with a choice of a polyline spacing of from 1 to 4 microns and a polyline width of from 3.2 to 3.4 microns.

Figure 11 shows a circuit diagram employing power MOSFETs made in accordance with the invention. Thus, the circuit of Figures 11 is a d-o to d-o buck convertes circuit comprising an input d-o commal 110, which may be a nominally 14 volt battery connected to the source of a high frequency control MOSFET 111 and in series with an inductor 112 to a d-o output terminal which can, for example, be at a regulated 15 volta. A synchronous rectifier MOSFET 113 is connected from the node between MOSFET 111 and inductor 112 to ground. A suitable control integrated circuit 114 is programmed to produce gate signals to control the turn on and turn off of MOSFETs 111 and 113 in a suitable and known sequence to produce the desired output d-o voltage even though the input d-o voltage fluctuates as the re aging of an input battery, temperature clienges, state of charge and the like:

In the past, MOSPET 111 was chosen to have a minimum switching loss while the synchronous rectifier MOSPET was chosen for low conduction loss (that is, low Rosson). Thus, the MOSPETs had different manufacturing techniques, for example, a trench technology for MOSPET 111 and a pinnar cellular testinology for MOSPET 113.

In accordance with an important feature of this invention, both MOSFETs 111 and 113 can advantageously employ the planar strips technology shown far the device of Figures 1 and 8, and the die would differ only in size. Thus, MOSFET 111 has lower current requirements than MOSFET 113 and seeds a die size, for example, of 56 mil by 140 mil. MOSFET 113 can have a die size of 102 mil by 157 mil; both die separately housed in SOS style pankages or copacked if desired.

Although the present invention has been described in relation to particular embodiments thereof, many other variations and modifications and other uses will become apparent to those skilled in the art. It is preferred therefore, that the present invention be limited not by the specific disclosure berein, but only by the appended claims.

4. Brief Description of the Drawings

Figure 1 is a top view of a dic which can contain the structure of the present invention.

Figure 2 is a cross-scotion of the termination region of the die of Figure 1 in circled area "A" in Figure 1 at a first stage of the manufacture of the device.

Pigare 3 shows the stripe pattern of the polysilicon gate within the active area partion shown in circle "B" in Figure 1.

Pigure 4 is a cross-scotlan of Figure 3 taken across section line: 4-4 in Figure 3 effer the step of forming the polysilicon gate surpes.

Figure 5 shows the termination region of Figure 2 after the deposition of polysilicon to form a termination field plats.

Pigure 6 above the structure of Figure 4 after the diffusion of channel and source regions.

Figure 7 shows the structure of Figure 6 after the implant of high concentration deep base regions.


Figure 8 shows the structure of Figure 7 after the formation of source and drain electrodes.


Figure 9 shows the variation of channel width (and thus the reciprocal of on-resistance) as a function of polyalicon line spacing.


Figure 10 shows the gate/drain area, and thus Q₀ as a function of polysillond line spacing.


Figure 11 shows a circuit diagram of a d-c to d-c converter using power MOSPEJ's made in accordance with the invention.


Figure 12 shows the polysilicon layout of a prior art MOSFET with a polysonal cell topology

















1. Abatrac

A power MOSFET die with a minimized figure of merit has of a planar stripe MOSFET geometry in which parallel diffused bases (or channels) are formed by implantation and diffusion of impurities through parallel elongated and spaced polysilicon stripes wherein the polysilicon line width is from about 3.2 to 3.4 microns, preferably 3.4 microns; the polyline spacing is from about 1 to 4 microns, preferably 1.5 microns and the diffused bases are spaced by greater than about 0.8 microns. The polysilicon stripes act as masks to the sequential formation of first base stripes, the source stripes and second higher concentration base stripes which are deeper than the first base stripes. Insulation side wall spacers are used to define a contact each for the source contact. The above design geometry is used for both the forward control MOSFET and the synchronous rectifier MOSFET of a buck converter circuit.

2. Representative Drawing

F.I.G. 8